1980年代、当時、大きなブームとなっていたゲートアレイであるが、モトローラにもあった。ただし、日本の半導体会社のゲートアレイはCMOSであったのに比べ、モトローラのゲートアレイの主力はECL（エミッタ・カップルド・ロジック）であった。数年後、モトローラもCMOSのゲートアレイを別の会社のセコンド・ソースとして参入するが、後発ゆえ、大きな成果は上げていない。

　さて、最近はECLという言葉も聞かなくなったが、1970年代、1980年代には、CMOSでは100MHzという周波数を扱うことはできなかった。100MHzとなると、このECLという種類の半導体ロジック技術が使われた。ECLは超高速であり、100MHzは容易に扱える技術であったが、唯一の欠点は消費電力が大きく、高温になることであった。バイポーラのICであるため電気は消費するが不飽和回路であり、信号の振幅幅が少ないので高速の動作が可能であった。しかも論理のレベルは、-0.9Vと-1.8Vが論理レベルの1と0に対応する、変なレベルであり、電源電圧も-5Vであったり-4.5Vであったりした。長所は、信号のインピーダンスが52Ωとなっていて、同軸ケーブルが直接、接続できたことがある。そこで、今でも高速の信号路として使われている。

　ECLには標準の製品もあり、10Hシリーズ、100Hシリーズといった論理ICであり、高速回路のために、こういった標準のECL-ICを使って製品を作ったこともあった。ECLの標準品を使って、NIM規格といったモジュールをシステムハウスに勤務していた時に作った。この際、ひとつ気をつけるべきことがあった。それは、ECLのICはほとんどがセラミックDIPであったが、DIPのパッケージに触らないことである。バイポーラのICであるので静電気の影響ではない。ECLはバイポーラで非飽和であるので電力を消費する。よって、DIPパッケージは高温となり、うかつに触ると火傷をすることがあった。当初、多くの指に火傷をした経験からの注意である。

　さて、モトローラ社のECL事業の最大の顧客はIBM社で、メイン・フレーム・コンピュータのCPUコアを作っていた。米国、アリゾナ州メサにあった工場の入口には、このCPUコアのモジュール（水冷なので）が飾られていた。日立とIBMが揉めた時に見た写真にあったCPUそのものであった。

　このECLゲートアレイを日本でも販売して欲しい、との依頼がモトローラからあった。販売するには、設計のサポートが必要と分かったので、モトローラから推薦されたワークステーション3社の日本の代理店とコンタクトした。メンターグラフィック社、ヴァリッド社、デイジ―社であった。

　サポートの良さそうな、メンターグラフィックスのワークステーションを採用することとした。代理店は、丸紅ハイテック社であった。丸紅ハイテック社の営業員が来て、最初に聞いてきたことは、「御社のファブは何処にありますか？」であった。ファブは無いと回答すると、ファブを持たない会社に販売したことはない、とのことであった。結局は購入したが、多分、国内でファブを持たない会社で、メンターのワークステーションを購入した第1号となったようである。この前の年に、私は自宅、一戸建ての中古住宅を購入していた。このメンターのワークステーションは、私が自宅を購入した金額の2倍もする高価なものであった。

　このワークステーションは、AGESというOS、実態はUNIXであり、CPUはビットスライスと呼ばれた1ビットのCPU、29000シリーズを基板で組み合わせたCPUを用いていた。メーカーはアポロ・コンピュータであった。HDDは外付けで、80メガバイトの8インチのもので、机の大きさがあった。このHDDの単価だけで、1000万円程度であった。

　はじめてのECLのゲートアレイの仕事は、国立高エネルギー研究所の回路部で使っていた、FASTBUSという規格のバス・ドライバーであった。回路は比較的簡単であり、高エネルギー研究所から提供されたので、はじめての論理回路シミュレーションには最適であった。回路設計が終わると、米国のモトローラが運営するWACC（ウエスタン・エリア・コンピュータ・センター）と接続していたが、このメイン・フレームと衛星回線で接続して、設計ファイルをアップロードして、配置配線をWACCのメイン・フレームで行い、結果をダウンロードした。使用時間は15分。接続費用は20数万円、1分で2万円程度の費用がかかった。今のインターネットからすれば、隔世の感がある費用である。

　日本からの2番目のECL-GAの注文は、別の代理店が得て行った。その際、この接続の費用に注意を払わす、数時間も衛星回線とメイン・フレームを使い、数千万円の請求が来た、とのことである。英文の注意書きを真面目に読まないと、こういう問題を起こす。

　このFASTBUSのドライバーICの成功を得て、国内の顧客からもECL-GAの受注を受けた。当時のECL-GAのサイズは600ゲート、1200ゲート、2500ゲートであった。確か600ゲートの注文であったと思うが、ICテスター用で回路は比較的簡単とはいうものの、顧客から示された回路がなかなかゲートアレイのサイズに収まらない。そこで人間フィッターとなって回路のサイズを縮小して、セル構造の指定と配線チャネルを全て手配置、手配線で行った。これでI/Oセルまで含んで、ちょうど600ゲートを使い切った。難しかったのは、配置で一つのICチップを縦横に2つに分け、4つのエリアの発熱が均等となるようにすることであった。

　この後、衛星回線で確認のシミュレーションを行い、結果を米モトローラのWACCWへ衛星回線によりアップロードした。もちろん、配置配線をしていないので使用時間は5分に満たない。これで一段落としていたら、モトローラから問い合わせがあった。「セルの使用率100％はあり得ない！何かの間違いではないか？」としてきた。間違いではない、と回答したが、半信半疑のようであった。しかし、でき上がってきたECL-GAは、ちゃんと設計通りの動作をした。問題はなかった。

　これはソフトウエアでもハードウエアでも同じと思うが、訓練された人間の頭脳は、コンピュータの上で動くソフトウエアを超えることがある。ゲートアレイや、アナログの製品であれば、信号の流れといったものを図形としてとらえ、ソフトウエアの論理にない機能を果たして、より優れた結果を出すことが可能ということである。そして、このようにして作られた配置図は美しくARTとなる。皆様、頑張っていただきたい。