全コースとも、ビジネスにとって一番必要となる顧客との円滑なコミュニケーションを行うための初歩的・基礎的な用語、知識を身につけていただく半導体講座です。
＜文系出身者コース＞
文系出身者コースでは、半導体製造工程の概要や使用する基本用語を、文系ご出身の方にもご理解いただけるよう、分かりやすく解説いたします。英会話と同じで、基本用語を大まかに理解していれば、お客様との会話は思いのほか、スムーズに進めることができます。用語解説だけでなく、トランジスタの基本動作や製造装置・材料、およびプロセス・フローを噛み砕いた表現で解説します。そこに盛り込まれた基本用語を、ぜひ覚えてください。
＜総合基本コース＞
大まかな基本用語をすでにある程度知っている方々に適したコースです。半導体をつくる工場の特徴から前工程（フロント／バックエンド工程）、および後工程（パッケージング工程）を専門家の方々が解説します。講演では基本のみならず、先端技術についても言及します。また半導体産業・市場の最新動向を探るビジネス・テーマも設けています。
＜両日受講コース＞
より理解度を深めたい方々に、お勧めのコースです。初日に基本用語を覚え、二日目で最先端の動向まで知識を広げることができます。
トランジスタの基本的な動作と役割
―― 半導体とは何か、n型とp型の違い、ダイオードとトランジスタの基礎をキーワードで理解しましょう ――
デバイス別のトランジスタをもう少し詳しく
―― ロジック／SoC、メモリー、パワー半導体のトランジスタ構造・動作原理・役割を簡単に解説します ――
＜半導体製造プロセスの流れ＞
半導体製造プロセスは、なんのためにあるのでしょうか
―― なぜウエハーを大口径化し、なぜ高額な製造装置を導入するのか ――
＜シリコン（Si）ウエハー＞
半導体を作り込む基板「シリコンウエハー」
―― シリコンが使われる理由・シリコンウエハーの作り方・口径の大型化の歩み ――
＜洗浄＞
半導体製造の大敵：ゴミを徹底的に排除する
―― ウエハーにゴミが付着するとどうなる？ ――
＜成膜＞
導電膜や絶縁膜などをウエハー全面に形成する
１．熱を利用して酸化膜（ＳｉＯ２膜）を形成する
２．熱やプラズマによるガス反応を利用して薄膜をつくるCVD（Chemical Vapor Deposition）
３．金属の塊を砕いて、金属の薄膜をつくるスパッタリング（ＰＶＤ：Physical Vapor Deposition）
４．多層配線工程で使用するCu（銅）電解めっき
＜リソグラフィー（露光）＞
（エッチングで）加工したくない領域をフォトレジストでブロックする「パターニング」
―― 露光の仕組みと役割・様々な手法／マスク・フォトレジスト・現像・アッシングも踏まえて ――
＜エッチング＞
レジストでブロックされていない領域を削り取り、ウエハー全面に形成した膜を様々な形状に加工
＜イオン注入・熱処理＞
ヒ素やリン、ボロンといった不純物を注入し活性化する「 イオン注入・アニール工程 」
１．シリコンウエハーに特定の電気特性を持たせる
２．半導体素子（トランジスタ）の性格付けを行う（ｎ型、ｐ型）
＜平坦化＞
表面に発生した凸凹を平らにし、露光をしやすくする
―― ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨） ――
凹凸のある形成膜の表面を、Chemical（化学研磨剤）やパッドなどを使って、Mechanical（機械的に）Polishing（削って）平坦化
＜後工程（パッケージング工程）＞
前工程でウエハー上に作りこんだ半導体チップを個々のチップに切り出し、入れ物に入れる
―― ウエハー裏面研削（バックグラインディング）、チップ切り出し（ダイシング）、
別の基板と電気的に接続（ボンディング）、チップ保護のため蓋を被せる（封止） ――
＜半導体ファブ（工場）＞
半導体ファブ内の装置レイアウトは
―― 装置配列はプロセス順ではなく、ベイという考え方 ――
＜半導体技術のトレンド＞
―― チップレット、HBM（高バンド幅メモリー）、
GAA（ゲート・オール・アラウンド）型トランジスタなど、新しいトレンドも解説します ――
PartⅠ
ウエハー前処理工程Ⅰ『 フロントエンド・プロセス 』 ＣＭＯＳロジックのトランジスタが形成されるまで
―― 主要６ブロックを紙芝居で見る ――
素子分離、ウェル形成、ゲート形成、サイドウォールとソース／ドレイン形成、シリサイド化、Wプラグ形成の６工程
PartⅡ
ウエハー前処理工程Ⅱ『 バックエンド・プロセス 』 ＣＭＯＳロジックの多層配線が形成されるまで
―― Ａｌ（アルミ）多層配線とＣｕ（銅）多層配線 ――
加工してから埋め込むAl配線と埋め込んでから加工するCu／low-k配線
PartⅢ
後工程『 パッケージング・プロセス 』 出来上がったＬＳＩをパッケージする
―― パッケージングの役割りと組立工程、そして出荷へ ――
講師：（株）産業タイムズ社 電子デバイス産業新聞 編集委員（事業開発部 部長）甕 秀樹
半導体はどんな工場で作られる？（約60分）
―― 半導体製造に不可欠なクリーンルームやファシリティの特徴を解説 ――
『 トランジスタ 』はどのようにして作る（前工程：フロントエンド・プロセス）（約90分）
―― 90～65nmノード対応のトランジスタ形成､ そのプロセス技術と必要な装置･材料 ――
ルネサスエレクトロニクス（株）
生産本部 デバイス開発統括部 基盤デバイス開発部
齋藤 賢治 氏
『 多 層 配 線 』はどのようにして作る（前工程：バックエンド・プロセス）（約90分）
―― Al多層配線とCu／low-k多層配線 そのプロセス技術と必要な装置･材料 ――
ルネサスエレクトロニクス（株）
生産本部 プロセス生産技術統括部 プロセス成膜技術部 成膜開発課
課長 村中 誠志 氏
『 パッケージ 』はどのようにして作る（後工程：パッケージング・プロセス）（約100分）
―― コンベンショナルパッケージ～先端パッケージ ――
半導体デバイスの進化を担うWLCSP、FOWLP、TSV等の最新パッケージング技術
―― さらなる高集積化・高機能化・高性能化を確保するためにパッケージ形態が変貌する ――
ルネサスエレクトロニクス（株） Global Packaging and Assembly Division
シニアプリンシパルスペシャリスト 馬場 伸治 氏
（株）産業タイムズ社 電子デバイス産業新聞 副編集長 浮島 哲志
○ 産業タイムズ社 事業開発部
TEL:03-5835-5894 FAX:03-5835-5497
Email:
pd@sangyo-times.co.jp
現在弊社ではリモートワークを導入しております。
ご不便をおかけいたしますが、お問い合わせにつきましては、なるべくメールでのご連絡をお願いいたします。
弊社の企画及びタイトルに類似し、同一の講師を用いたセミナーに関して、無断の開催はお控えください。