全コースとも、半導体の理論や原理を学ぶためのビギナー講座ではありません。ビジネスにとって一番必要となる、顧客との円滑なコミュニケーションを行うための半導体講座です。
＜文系出身者コース＞
文系出身者コースでは、半導体プロセスで使用する基本用語を、可能な限り覚えていただきます。英会話と同じで、基本用語さえ大まかに理解していれば、お客様との会話は思いのほか、スムーズに進めることができます。用語解説だけでなく、トランジスタ動作やプロセス処理・装置、およびプロセス・フローの解説を噛み砕いた表現で行いますので、そこに盛り込まれた基本用語を覚えてください。
◆文系出身者コース監修
エスアンドエスセミコン（元（株）日立製作所 半導体事業部） 川本 洋
＜総合基本コース＞
大まかな基本用語が分かる方々に適したコースです。半導体をつくる工場の特徴からフロント／バックエンド工程、およびパッケージング工程を専門家の方々が解説します。講演では基本のみならず、先端技術についても言及します。また今年度の半導体産業の動向を探るビジネス・テーマも設けています。
＜両日受講コース＞
より理解度を深めたい方々に、お勧めのコースです。初日に基本用語を覚え、二日目で最先端の動向まで知識を広げることができます。
10：00～12：00（120分）
トランジスタの基本的な動作と役割
―― 半導体とは何か、n型とp型の違い、ダイオードとトランジスタの基礎をキーワードで理解しましょう ――
デバイス別のトランジスタをもう少し詳しく
―― ロジック／SoC、メモリー、パワー半導体のトランジスタ構造・動作原理・役割を解説します ――
第1部担当：（株）産業タイムズ社 電子デバイス産業新聞 編集委員（事業開発部 部長）甕 秀樹
13:00～15:00（120分）
＜半導体製造プロセス＞
半導体製造プロセスは、なんのためにあるのでしょうか
―― なぜウェハを大口径化し、なぜ高額な装置を導入するのか ――
＜Ｓｉ（シリコン）ウェハ＞
半導体を作り込む「シリコン・ウェハ基板」
―― なぜＳｉ／円形／大口径化など、ウェハの役割り ――
＜洗浄＞
半導体製造の大敵：ゴミを徹底的に排除する
―― ウェハにゴミが付着するとどうなる ――
＜成膜＞
導電膜や絶縁膜などをウェハ全面に形成する
１．熱を利用して酸化膜（ＳｉＯ２膜）を形成する
―― 大量に処理するバッチ式とウェハ一枚づつ処理する枚葉式 ――
２．熱やプラズマによるガス反応を利用して成膜するCVD（Chemical Vapor Deposition）
３．金属の塊が砕け、飛び散って付着するスパッタリング（ＰＶＤ：Physical Vapor Deposition）
４．多層配線工程で使用するCu（銅）電解めっき
＜リソグラフィ（露光）＞
（エッチングで）加工したくない領域をレジストでブロックする「パターニング」
―― リソの仕組みと役割・様々な手法／マスク・レジスト・現像・アッシングも踏まえて ――
＜エッチング＞
レジストでブロックされていない領域を削り取り、ウェハ全面に形成した膜を様々な形状に加工
＜イオン注入・熱処理＞
ヒ素やリン、ボロンの不純物を注入し活性化する「 イオン注入・アニール工程 」
１．シリコン・ウェハに特定の電気特性を持たせる
２．半導体素子（トランジスタ）の性格付けを行う（ｎ型、ｐ型）
＜平坦化＞
リソグラフィ（露光）のために、成膜後の表面は常に凹凸なしにする
―― ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨） ――
凹凸のある形成膜の表面を、Chemical（化学研磨剤）やパッドなどを使って、Mechanical（機械的に）Polishing（削って）平坦化
＜半導体ファブ（工場）＞
半導体ファブ内の装置レイアウトは
―― 装置配列はプロセス順ではなく、ベイという考え方 ――
第２部担当：（株）産業タイムズ社 電子デバイス産業新聞 松下 晋司
15:10～18:00(170分)
PartⅠ
ウェハ前処理工程Ⅰ『 フロントエンド・プロセス 』
ＣＭＯＳロジックのトランジスタが形成されるまで
―― 主要６ブロックを紙芝居で見る ――
素子分離、ウェル形成、ゲート形成、サイドウォールとソース／ドレイン形成、シリサイド化、Wプラグ形成の６工程
PartⅡ
ウェハ前処理工程Ⅱ『 バックエンド・プロセス 』
ＣＭＯＳロジックの多層配線が形成されるまで
―― Ａｌ多層配線とＣｕ多層配線 ――
加工してから埋め込むAl配線と埋め込んでから加工するCu／low-k配線
PartⅢ
後工程『 パッケージング・プロセス 』
出来上がったＬＳＩをパッケージする
―― パッケージングの役割りと組立工程、そして出荷へ ――
第３部担当：（株）産業タイムズ社 電子デバイス産業新聞 松下 晋司
10:00～11:00（60分）
半導体はどんな工場で作られる？
―― 半導体製造に不可欠なクリーンルームやファシリティの特徴を解説 ――
11:00～12:30（90分）
『 トランジスタ 』はどのようにして作る（前工程：フロントエンド・プロセス）
―― 90～65nmノード対応のトランジスタ形成､ そのプロセス技術と必要な装置･材料 ――
ルネサスエレクトロニクス（株）
生産本部 デバイス開発統括部 基盤デバイス開発部
齋藤 賢治
13:30～15:00（90分）
『 多 層 配 線 』はどのようにして作る（前工程：バックエンド・プロセス）
―― Al多層配線とCu／low-k多層配線 そのプロセス技術と必要な装置･材料 ――
ルネサスエレクトロニクス（株）
生産本部 プロセス生産技術統括部 プロセス成膜技術部 成膜開発課
課長 村中 誠志
15:10～16:50（100分）
『 パッケージ 』はどのようにして作る（後工程：パッケージング・プロセス）
―― コンベンショナルパッケージ～先端パッケージ ――
半導体デバイスの進化を担うWLCSP、FOWLP、TSV等の最新パッケージング技術
―― さらなる高集積化・高機能化・高性能化を確保するためにパッケージ形態が変貌する ――
ルネサスエレクトロニクス（株） 生産本部 実装技術開発統括部
シニアプリンシパルスペシャリスト 馬場 伸治
17:00～18:00（60分）
（株）産業タイムズ社 電子デバイス産業新聞 編集長 稲葉 雅巳
※講演タイトル、講演者は都合により変更することがありますので、ご了承ください。
Web会議ソフト「Zoom」にてオンラインでセミナーをご視聴いただきます。（ブラウザーでもご視聴いただけますが、Zoomアプリのインストールを推奨します）セミナーへのご質問はZoomを通じてお受けいたします。（すべてのご質問にご回答はできませんのでご了承ください）詳しいご参加方法につきましては、 2024年2月8日（木）（予定）にメールにてご案内させていただきます。
セミナーへの御参加はお申込をされたご本人様のみとなります。複数名での視聴はご遠慮ください。また参加URLの拡散は固くお断り申し上げます。
●2024年2月8日（木）より100%のキャンセル料を申し受けます。ご視聴されない場合も、ご連絡がない場合にはキャンセル料が発生しますのでご注意ください。
●開催２日前(弊社営業日換算)以降の参加者様の変更につきましてはキャンセル料が発生いたします。
○ 産業タイムズ社 事業開発部
TEL:03-5835-5894 FAX:03-5835-5497
Email:
pd@sangyo-times.co.jp
現在弊社ではリモートワークを導入しております。
ご不便をおかけいたしますが、お問い合わせにつきましては、なるべくメールでのご連絡をお願いいたします。