産業タイムズ社
新聞・情報紙誌のご案内出版物のご案内広告掲載のご案内セミナー/イベントのご案内
セミナー
ビジネス人のための
「ビギナー半導体」
―― 顧客と円滑なコミュニケーションができるように ――

  開催日
文系出身者コース
2021年5月17日(月)開催 9:30~18:00
総合基本コース
2021年5月18日(火)開催  9:30~18:00
  会場
東京・富士ソフトアキバプラザ5F アキバホール(会場参加の場合)
  参加費
文系出身者コース  33,000円(税込)/1名
総合基本コース   33,000円(税込)/1名
両日受講コース   56,100円(税込)/1名(特別価格)
(全コースともテキスト付)※お食事・お飲み物のご用意はございません
  申込締切
2021年5月14日(金)
※定員に達し次第、お申込みを締め切らせていただきます。
★会場にてご聴講いただくコースと、
Zoomによるライブ配信にてご聴講いただくコースの2通りを選択いただけます。

会場でのご参加、ライブ配信視聴でのご参加はどちらも同額となります。
※全コースとも資料ダウンロード付 ※お食事・お飲み物のご用意はございません


<文系出身者コース>
 文系出身者コースでは、半導体プロセスで使用する基本用語を、可能な限り覚えていただきます。英会話と同じで、基本用語さえ大まかに理解していれば、会話は思いのほか、スムーズに進めることができます。ただ用語解説ばかりでは味気ないので、トランジスタ動作やプロセス処理・装置、およびプロセス・フローの解説を噛み砕いた表現で行いますので、そこに盛り込まれた基本用語を覚えてください。
<総合基本コース>
 大まかな基本用語が分かる方々に適したコースです。半導体動作の基本原理からフロント/バックエンド工程、およびパッケージング工程をエンジニアの方々が解説します。講演では基本のみならず、先端技術についても言及します。また今年度の半導体産業の動向を探るビジネス・テーマも設けました。目上の顧客との席で、「わしの若いころはなぁ・・・」が始まったら、ぜひご活用ください。
<両日受講コース>
 より理解度を深めたい方々に、お勧めのコースです。初日に基本用語を覚え、二日目で最先端の動向を含む応用展開まで知識を広げることができます。
 同コースは特別価格でのご提供とともに、両日それぞれご本人様、あるいは代理の方が別々に参加されても構いません。


ご提案:解説は極力、噛み砕いた表現で行うよう努めますが、真っ白なままでのご参加は受講効果が薄いと思われます。
ほとんど理解できなくても構いませんので、半導体プロセス関連の入門書を一冊読み終えてからご参加されることをお勧めします。


本セミナーには会場参加・ライブ配信視聴参加の2通りのご参加方法がございます。下記は共通のご案内となります。
●講演資料は事前にダウンロードをお願いいたします。(一部投影のみの資料がございますのでご了承ください。)
●講演資料のダウンロード方法につきましては5/13(木)(予定)にメールにてご案内させていただきます
<会場参加コース>
会場に実際にお越しいただき、ご参加いただきます。印刷物での講演資料のご提供はありません。必要な方は事前に指定URLより講演資料を印刷の上ご持参ください。

<ライブ配信視聴コース>
Web会議ソフト「Zoom」にてオンラインでセミナーをご視聴いただきます。(ブラウザーでもご視聴いただけますが、Zoomアプリのインストールを推奨します)セミナーへのご質問はZoomを通じてお受けいたします。(すべてのご質問にご回答はできませんのでご了承ください)
詳しいご参加方法につきましては、5/13(木)(予定)にメールにてご案内させていただきます
※ご参加はお申込みのご本人様のみとなりますので、複数人でのご視聴はご遠慮ください。
■ プログラム
5月17日(月)開催:「文系出身者コース」9:30~18:00
第1部 トランジスタ周りの名称と役割りを覚えましょう
9:30~10:40(70分)
CMOSロジックに見るトランジスタ構造と役割り
  ―― 四つの言葉でトランジスタ構造を攻略しましょう ――
電子デバイス産業新聞 松下 晋司
10:40~12:00(80分)
主要デバイスのトランジスタ動作をもう少し詳しく
  ―― ロジックとメモリ(DRAM、フラッシュ)について ――
エスアンドエスセミコン(元㈱日立製作所 半導体事業部) 川本 洋
12:00~13:00 休憩
第2部 ウェハと主要プロセス&装置の名称と役割りを覚えましょう
13:00~15:00(120分)
<半導体製造プロセス>
  半導体製造プロセスは、なんのためにあるのでしょうか
     ―― なぜウェハを大口径化し、なぜ高額な装置を導入するのか ――
<Si(シリコン)ウェハ>
  半導体を作り込む「シリコン・ウェハ基板」
     ―― なぜSi/円形/大口径化など、ウェハの役割り ――
<洗浄>
  半導体製造の大敵:ゴミを徹底的に排除する
     ―― ウェハにゴミが付着するとどうなる ――
<成膜>
  導電膜や絶縁膜などをウェハ全面に形成する
     1.熱を利用して酸化膜(SiO2膜)を形成する
       ―― 大量に処理するバッチ式とウェハ一枚づつ処理する枚葉式 ――
     2.熱やプラズマによるガス反応を利用して成膜するCVD(Chemical Vapor Deposition)
     3.金属の塊が砕け、飛び散って付着するスパッタリング(PVD:Physical Vapor Deposition)
     4.多層配線工程で使用するCu(銅)電解めっき
<リソグラフィ(露光)>
  (エッチングで)加工したくない領域をレジストでブロックする「パターニング」
     ―― リソの仕組みと役割・様々な手法/マスク・レジスト・現像・アッシングも踏まえて ――
<エッチング>
  レジストでブロックされていない領域を削り取り、ウェハ全面に形成した膜を様々な形状に加工
<イオン注入・熱処理>
  ヒ素やリン、ボロンの不純物を注入し活性化する「 イオン注入・アニール工程 」
     1.シリコン・ウェハに特定の電気特性を持たせる
     2.半導体素子(トランジスタ)の性格付けを行う(n型、p型)
<平坦化>
  リソグラフィ(露光)のために、成膜後の表面は常に凹凸なしにする
     ―― CMP(Chemical Mechanical Polishing:化学機械研磨) ――
        凹凸のある形成膜の表面を、Chemical(化学研磨剤)やパッドなどを使って、Mechanical(機械的に)Polishing(削って)平坦化
<半導体ファブ(工場)>
  半導体ファブ内の装置レイアウトは
     ―― 装置配列はプロセス順ではなく、ベイという考え方 ――
第2部担当:エスアンドエスセミコン(元㈱日立製作所 半導体事業部) 川本 洋
15:00~15:10 休憩
第3部 紙芝居で見る半導体製造プロセス・フロー
15:10~18:00(170分)
PartⅠ
  ウェハ前処理工程Ⅰ『 フロントエンド・プロセス 』
    CMOSロジックのトランジスタが形成されるまで

     ―― 主要6ブロックを紙芝居で見る ――
       素子分離、ウェル形成、ゲート形成、サイドウォールとソース/ドレイン形成、シリサイド化、Wプラグ形成の6工程
PartⅡ
  ウェハ前処理工程Ⅱ『 バックエンド・プロセス  』
    CMOSロジックの多層配線が形成されるまで

     ―― Al多層配線とCu多層配線 ――
       加工してから埋め込むAl配線と埋め込んでから加工するCu/low-k配線
PartⅢ
  後工程『 パッケージング・プロセス 』
    出来上がったLSIをパッケージする

     ―― パッケージングの役割りと組立工程、そして出荷へ ――
第3部担当:電子デバイス産業新聞 松下 晋司
5月18日(火)開催:「総合基本コース」9:30~18:00
9:30~10:30(60分)
『 半導体とは? 』どんな電子デバイス
  ―― その種類と製造プロセス、そしてその機能は? ――
㈱産業タイムズ社 特別顧問(元(株)東芝) 加藤 一
10:30~12:00(90分)
『 トランジスタ 』はどのようにして作る(前工程:フロントエンド・プロセス)
  ―― 90~65nmノード対応のトランジスタ形成、 そのプロセス技術と必要な装置・材料 ――
ルネサスエレクトロニクス(株) 生産本部 デバイス開発統括部 MCUデバイス開発部 齋藤 賢治
12:00~13:00 休憩
13:00~14:30(90分)
『 多 層 配 線 』はどのようにして作る(前工程:バックエンド・プロセス)
  ―― Al多層配線とCu/low-k多層配線 そのプロセス技術と必要な装置・材料 ――
ルネサスエレクトロニクス(株) 生産本部 デバイス開発統括部 基盤デバイス開発部
シニアプリンシパルスペシャリスト 藤澤 雅彦
14:30~14:40 休憩
14:40~15:30(50分)
『 パッケージ 』はどのようにして作る(後工程:パッケージング・プロセス)
  ―― パッケージング・プロセスと必要な装置・材料 ――
産業技術総合研究所 デバイス技術研究部門 3D集積システムグループ
客員研究員 島本 晴夫
※リモートでの講演となります
15:30~15:40 休憩
15:40~16:30(50分)
半導体デバイスの進化を担うWLCSP、FOWLP、TSV等の最新パッケージング技術
  ―― さらなる高集積化・高機能化・高性能化を確保するためにパッケージ形態が変貌する ――
産業技術総合研究所 デバイス技術研究部門 3D集積システムグループ
客員研究員 島本 晴夫
※リモートでの講演となります
16:30-16:40 休憩
16:40~18:00(80分)
2021年の半導体産業動向
電子デバイス産業新聞 副編集長 稲葉 雅巳
※講演タイトル、講演者は都合により変更することがありますので、ご了承ください。

※本セミナーは2020年7月20日(月)、21日(火)に開催しました「ビギナー半導体/春講座」の再演です。
■ 新型コロナウイルス感染予防対策につきまして(会場参加の皆様へ)
  開催にあたりましては、消毒液の常備、スタッフのマスク着用、受付および演台への飛沫感染防止のためのビニールシートの設置等、感染を防ぐため万全の対応をいたす所存です。
  座席については、密接しないよう、間隔をあけてお掛けいただくようにいたします。

  また、ご参加の皆様におかれましても、セミナー時間中のマスクご着用、手洗いや消毒液のご使用など、ご協力をお願い申し上げますと同時に、風邪の諸症状がおありの場合は参加をお控えいただきますよう、重ねてお願い申し上げます。
  (ご入室時に受付で検温へのご協力をお願いいたします。37.5度以上の場合、ご入場をお断りすることもございます。)
  また当日は間近での会話を避けるため、講師への質問はセミナー時間内にお席にてお願いいたします。

■ お申込み後の流れ
  申込み確認次第、参加証・請求書をご郵送させて頂きます。
  お支払いは、請求書がお手元に届いてからのお手続きで問題ございません。
■ キャンセルについて
5/13(木)より100%のキャンセル料を申し受けます。ご視聴・ご来場されない場合も、ご連絡がない場合にはキャンセル料が発生しますのでご注意ください
■問い合わせ先
○ 産業タイムズ社 事業開発部
    TEL:03-5835-5894 FAX:03-5835-5495
    Email:pd@sangyo-times.co.jp
    新型コロナウイルス感染症対策として、現在弊社ではリモートワークを導入しております。
    ご不便をおかけいたしますが、お問い合わせにつきましては、なるべくメールでのご連絡をお願いいたします。