9:30～10:40（70分）
ＣＭＯＳロジックに見るトランジスタ構造と役割り
―― 四つの言葉でトランジスタ構造を攻略しましょう ――
10:40～12:00（80分）
主要デバイスのトランジスタ動作をもう少し詳しく
―― ロジックとメモリ（ＤＲＡＭ、フラッシュ）について ――
電子デバイス産業新聞 編集委員／日本電子デバイス産業協会（NEDIA）アクションセミナー委員長 甕 秀樹
※都合により講師が変更となりました
13:00～15:00（120分）
＜半導体製造プロセス＞
半導体製造プロセスは、なんのためにあるのでしょうか
―― なぜウェハを大口径化し、なぜ高額な装置を導入するのか ――
＜Ｓｉ（シリコン）ウェハ＞
半導体を作り込む「シリコン・ウェハ基板」
―― なぜＳｉ／円形／大口径化など、ウェハの役割り ――
＜洗浄＞
半導体製造の大敵：ゴミを徹底的に排除する
―― ウェハにゴミが付着するとどうなる ――
＜成膜＞
導電膜や絶縁膜などをウェハ全面に形成する
１．熱を利用して酸化膜（ＳｉＯ２膜）を形成する
―― 大量に処理するバッチ式とウェハ一枚づつ処理する枚葉式 ――
２．熱やプラズマによるガス反応を利用して成膜するCVD（Chemical Vapor Deposition）
３．金属の塊が砕け、飛び散って付着するスパッタリング（ＰＶＤ：Physical Vapor Deposition）
４．多層配線工程で使用するCu（銅）電解めっき
＜リソグラフィ（露光）＞
（エッチングで）加工したくない領域をレジストでブロックする「パターニング」
―― リソの仕組みと役割・様々な手法／マスク・レジスト・現像・アッシングも踏まえて ――
＜エッチング＞
レジストでブロックされていない領域を削り取り、ウェハ全面に形成した膜を様々な形状に加工
＜イオン注入・熱処理＞
ヒ素やリン、ボロンの不純物を注入し活性化する「 イオン注入・アニール工程 」
１．シリコン・ウェハに特定の電気特性を持たせる
２．半導体素子（トランジスタ）の性格付けを行う（ｎ型、ｐ型）
＜平坦化＞
リソグラフィ（露光）のために、成膜後の表面は常に凹凸なしにする
―― ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨） ――
凹凸のある形成膜の表面を、Chemical（化学研磨剤）やパッドなどを使って、Mechanical（機械的に）Polishing（削って）平坦化
＜半導体ファブ（工場）＞
半導体ファブ内の装置レイアウトは
―― 装置配列はプロセス順ではなく、ベイという考え方 ――
第２部担当：電子デバイス産業新聞 松下 晋司
※都合により講師が変更となりました
15:10～18:00(170分)
PartⅠ
ウェハ前処理工程Ⅰ『 フロントエンド・プロセス 』
ＣＭＯＳロジックのトランジスタが形成されるまで
―― 主要６ブロックを紙芝居で見る ――
素子分離、ウェル形成、ゲート形成、サイドウォールとソース／ドレイン形成、シリサイド化、Wプラグ形成の６工程
PartⅡ
ウェハ前処理工程Ⅱ『 バックエンド・プロセス 』
ＣＭＯＳロジックの多層配線が形成されるまで
―― Ａｌ多層配線とＣｕ多層配線 ――
加工してから埋め込むAl配線と埋め込んでから加工するCu／low-k配線
PartⅢ
後工程『 パッケージング・プロセス 』
出来上がったＬＳＩをパッケージする
―― パッケージングの役割りと組立工程、そして出荷へ ――
9:30～10:30（60分）
『 半導体とは？ 』どんな電子デバイス
―― その種類と製造プロセス、そしてその機能は？ ――
㈱産業タイムズ社 特別顧問（元（株）東芝） 加藤 一
10:30～12:00（90分）
『 トランジスタ 』はどのようにして作る（前工程：フロントエンド・プロセス）
―― 90～65nmノード対応のトランジスタ形成､ そのプロセス技術と必要な装置･材料 ――
ルネサスエレクトロニクス（株） 生産本部 デバイス開発統括部 ＭＣＵデバイス開発部 齋藤 賢治
13:00～14:30（90分）
『 多 層 配 線 』はどのようにして作る（前工程：バックエンド・プロセス）
―― Al多層配線とCu／low-k多層配線 そのプロセス技術と必要な装置･材料 ――
ルネサスエレクトロニクス（株）
生産本部 デバイス開発統括部 基盤デバイス開発部
シニアプリンシパルスペシャリスト 藤澤 雅彦
14:40～15:30（50分）
『 パッケージ 』はどのようにして作る（後工程：パッケージング・プロセス）
―― パッケージング・プロセスと必要な装置・材料 ――
産業技術総合研究所 デバイス技術研究部門 3D集積システムグループ
客員研究員 島本 晴夫
※リモートでの講演となります
15:40～16:30（50分）
半導体デバイスの進化を担うWLCSP、FOWLP、TSV等の最新パッケージング技術
―― さらなる高集積化・高機能化・高性能化を確保するためにパッケージ形態が変貌する ――
産業技術総合研究所 デバイス技術研究部門 3D集積システムグループ
客員研究員 島本 晴夫
※リモートでの講演となります
※講演タイトル、講演者は都合により変更することがありますので、ご了承ください。
※本セミナーは2020年7月20日(月)、21日(火)に開催しました「ビギナー半導体/春講座」の再演です。
開催にあたりましては、消毒液の常備、スタッフのマスク着用、受付および演台への飛沫感染防止のためのビニールシートの設置等、感染を防ぐため万全の対応をいたす所存です。
座席については、密接しないよう、間隔をあけてお掛けいただくようにいたします。
また、ご参加の皆様におかれましても、セミナー時間中のマスクご着用、手洗いや消毒液のご使用など、ご協力をお願い申し上げますと同時に、風邪の諸症状がおありの場合は参加をお控えいただきますよう、重ねてお願い申し上げます。
（ご入室時に受付で検温へのご協力をお願いいたします。37.5度以上の場合、ご入場をお断りすることもございます。）
また当日は間近での会話を避けるため、講師への質問はセミナー時間内にお席にてお願いいたします。
○ 産業タイムズ社 事業開発部
TEL:03-5835-5894 FAX:03-5835-5495
Email:
pd@sangyo-times.co.jp
新型コロナウイルス感染症対策として、現在弊社ではリモートワークを導入しております。
ご不便をおかけいたしますが、お問い合わせにつきましては、なるべくメールでのご連絡をお願いいたします。