半導体パッケージ分野でのR&Dが活発化している。データセンターなどのHPC（High Performance Computing）分野を中心に、半導体の性能向上要求が高まり、前工程プロセスの微細化だけではそれをカバーできなくなっており、これを補完する役割としてパッケージ分野への期待が高まっている。こうしたなかで、材料・装置メーカーやデバイスメーカーが協業して、R&Dを行うオープンイノベーション型の「パッケージR&Dハブ」が続々と誕生しており、大きな動きとなってきている。半導体パッケージを取り巻く環境とパッケージR&Dを巡る動きについてまとめてみた。

パッケージ技術で補完

　半導体の高性能化は現在も、そして将来においても前工程の微細化によるところが大きいのは紛れもない事実だ。ただ、その微細化も技術難易度の上昇や投資負担の増大に伴う経済合理性の確保が難しくなってきたことなどを理由に、世代交代のサイクルは鈍化傾向にある。足元ではTSMCがN3プロセスの量産開始を2022年後半に控えているほか、サムスン電子も先ごろ3nmプロセスの量産開始をアナウンスしたが、この世代を最初に採用する顧客・分野はスマートフォンなどのモバイル関連ではなく、データセンターや通信インフラなどHPC分野だ。

　スマホはコンシューマー製品という性質上、常にコスト面に関する要求は厳しく、結果プロセスコストが大きく上昇するN3／3nm世代の最初のユーザーには名を連ねていない。これに代わって、現在最先端プロセスの採用ニーズが最も強いのがHPC分野だ。

　現在、HPCを中心に先端パッケージで大きなトレンドとなっているのがチップレットだ。大型ダイの低歩留まりを解決する手段として、ダイを分割することでコスト低減を実現。シリコンプロセスによる負荷を低減する一方で、ダイを実装するパッケージ基板への負荷を高めている。結果、パッケージ基板の高多層化・大判化を招いており、これが昨今のパッケージ基板供給各社の大型投資につながっている。

　そして、今後半導体パッケージの主流を担っていきそうなのが、ヘテロジーニアスインテグレーションだ。ロジックやメモリー、アナログ／RFなど異なる半導体チップを集積化することで、性能向上を実現するもので、TSMCの「SoIC（System on Integrated Chips）」やインテルの「Foveros」がこれに該当する。ここでキーとなるのがW2W（Wafer to Wafer）やD2W（Die to Wafer）などの接合技術であり、大きな脚光を集めている。

国内でも新拠点相次いで設立

　半導体サブストレートのさらなる高度化やウエハーボンディングを活用したダイスタッキングが今後のキーテクノロジーとされるなかで、半導体メーカーをはじめ、新たな成長機会と期待する装置・材料メーカーも半導体パッケージのR&Dを加速させている。

　日本国内でもTSMCがつくば産総研内にクリーンルーム（CR）を設置して、先ごろオープニングイベントを開催。同社は21年にパッケージをR&Dを目的とする子会社「TSMCジャパン3DIC研究開発センター」を設立。NEDOの助成金を受けるかたちで、材料・装置メーカーともにR&Dに取り組んでいく。

　半導体材料大手の昭和電工マテリアルズ（旧・日立化成）もオープンイノベーション型のパッケージコンソーシアムを長年運営しており、大きな存在感を放っている。前身の日立化成時代からパッケージコンソーシアムによるR&D活動に力を入れており、94年に筑波開発研究所内に開設した実装センタが最初の出発点だ。これをリニューアルするかたちで、14年から外部企業とのオープンイノベーションをベースにしたパッケージ材料開発を進めている。

　18年にはオープンラボをつくば市から新川崎に移転。「パッケージングソリューションセンタ」として、CR面積はそれまでの3倍に拡張され、活動の幅を広げている。同年には同センタでコンソーシアム「JOINT（ジョイント：Jisso Open Innovation Network of Tops）」を設立し、オープンイノベーションによるR&Dをさらに強化。大型FOPLP（Fan Out Panel Level Package）などの開発に取り組んできた。

　そして、21年10月から同社を含む企業12社で「JOINT2」を新たに設立。2.XD実装や3D実装などの次世代パッケージ技術や評価技術を確立するために、活動を開始している。JOINT2では参画企業と複数のワーキンググループを作り、オープンイノベーションによる技術や情報の相互活用などを通じて、次世代半導体パッケージに必要となる微細バンプ接合技術、配線幅のギャップを埋めるための微細配線技術、搭載部品の大型化を実現するための信頼性の高い大型基板技術の開発に取り組んでいる。

　JOINT2設立にあたっては、NEDO（新エネルギー・産業技術総合開発機構）の公募事業「ポスト5G情報通信システム基盤強化研究開発事業／先端半導体製造技術の開発」に採択されている。



 海外に目を向けると、シンガポールの科学技術研究庁（Agency for Science, Technology and Research、通称A*STAR）傘下のマイクロエレクトロニクス研究所（IME）も外部企業とのコラボレーションを加速させている。21年12月には半導体装置大手の米アプライド マテリアルズ（AMAT）がIMEとの共同研究開発体制を5年間延長。シンガポールに共同設置したCenter of Excellence in Advanced Packagingの拡張も進め、ハイブリッドボンディングなど新しい3Dチップ集積技術に向けた材料や装置・プロセス技術の開発を進める。

　半導体パッケージ技術は前工程と異なり、次世代のデファクトスタンダードが定まっておらず、主導権争いはまさにこれから激化する。グローバルで進むパッケージR&Dハブを舞台にした関連企業の動きに注目していきたい。